FPGA（Field Programmable Gate Array）是在PAL、GAL等可編程器件的基礎上進一步發展的產物。它是作為專用含有概括電子線路（ASIC）領域中的一種半定制電子線路而出現的，既解決了定制電子線路的不足，又克服了原有可編程器件門電子線路數有限的缺點。
ZR-SD21 FPGA實訓箱
ZR-SD21 FPGA實訓箱是一款基于Altera公司最新的CycloneIII/IV/V 系列 FPGA的高端實訓研發平臺。獨特的GUI人機實操界面、應用系統底層基板+核心板+拓展板的靈活設計。


研發平臺特性
GUI系統實操界面：
獨家應用GUI人機實操界面。整合研發平臺上的硬件資源，可顯露設備相關信息、檢驗測量試驗設備各模型塊是否正常運行等。提升學員動手興趣和積極性，經過對設備各模型塊的檢驗測量試驗和實訓的演示，便利老師培訓和設備檢修。

模型塊化的靈活設計：
研發平臺應用系統底層基板+核心板+拓展板的設計方法，經過選用不一樣的核心板和拓展板含有概括不一樣功能的研發平臺。能最大限度的適用用戶的功能需求。模型塊化的設計能讓用戶對系統設計有清晰的認知。

研發平臺硬件資源
 NIOSII-EP4CE40 FPGA核心板
 核心板應用10層高精確度PCB設計，系統運行更加平穩、可靠。
 主芯片應用Altera公司的CycloneIV系列級FPGA EP4CE40F23C8N，門電子線路多達360萬門。
 FPGA配備裝備芯片應用EPCS16，容量（KV）（KV）多達16M BIT，擦寫次數多達上萬次。
 提供JTAG編程模式。
 核心板與系統板連接后，板載USB-Blaster電纜；只需要一根USB線就可以對核心板實行程序下載。
 一路50M高速、平穩的時鐘源。
 一路系統復位電子線路。
 系統電源管理模型塊能夠提供+5V、+3.3V、+2.5V、1.2V等多種不一樣電壓（V）（V）的電源輸出供系統使用。
 提供兩路SRAM，芯片應用IDT71V416-10P。容量（KV）（KV）多達256K*32BIT。
 一路FLASH 芯片應用AM29L128M。容量（KV）（KV）高過16M*8BIT。
 一路16M*16BIT SDRAM。
 系統提供四位通用的復位按鍵和四位通用的發光管和一個靜態七段碼管顯露。
 核心板提供與核心板其它資源不復用的190個以上的IO供用戶二次研發使用。
 系統板
 標配854*480 24位 TFT彩色串行LCD顯露。用戶可更換不一樣規格的顯露屏。
 與屏配套標配電容觸摸屏。
 1個模仿信號發生器模型塊，可提供頻率、幅度均可調的正弦波、三角波、鋸齒波、方波等信號波動線。
 1個數字時鐘輸出模型塊，可提供24M至1HZ的數字脈沖信號。
 1個8位高速并行ADC連連接口模型塊，速度多達40 Msps。
 1個8位高速并行DAC連連接口模型塊速度多達33 Msps。
 1個串行A/D變換連連接口。
 1個串行D/A變換連連接口。
 1個VGA連連接口模型塊。
 1個UART串行通迅模型塊。
 1個USB轉串行口設備連連接口。
 1個Ethernet10M/100M高速連連接口模型塊。
 SD卡連連接口模型塊
 2個PS2連連接口模型塊，可以接鍵盤或鼠標。
 1個I2C連連接口的E2PROM，型號為AT24C08N。
 1個音頻CODEC模型塊（喇叭、蜂鳴器可選用，音量可調動）。
 1個RTC就地就地實時時鐘芯片，設定有時鐘掉電保護、電池在線式充電功能。
 12個撥動開關和12個按鍵開關寫入。
 12個發光LED顯露。
 1個八位七段碼管顯露模型塊。
 2位靜態數碼管顯露模型塊。
 16x16矩陣led點陣顯露模型塊。
 4X4矩陣鍵寫入模型塊
 1個電壓（V）（V）控制的直線DC電動機和1個四相的步進電動機模型塊。
 1個數字溫度（℃）（℃）傳感和1個霍爾傳感器模型塊。
 HH—EXT高速連連接口模型塊。
 多路電源輸出（均帶過流、過壓保護）。
示例實訓
EDA實訓與電子設計競賽實訓內容：

 簡便的QUARTUSII實例設計
 格雷碼編碼器的設計
 含異步清零和使能的加法計數器
 八位七段數碼管顯露電子線路的設計
 數控分頻器的設計
 圖形和語言混合寫入電子線路設計
 步長可變的加減計數器的設計
 四位并行乘法器的設計
 設計四位全加器
 可控脈沖發生器的設計
 基礎觸發器的設計
 矩陣鍵盤顯露電子線路的設計
 16*16點陣顯露實訓
 直線DC電動機的測速實訓
 步進電動機驅動控制
 交通燈實訓
 DDS信號發生器的設計
 電子音樂設計實訓
 PLL鎖相環IP設計實訓
 PS2連連接口鍵盤顯露實訓
 VGA彩條信號發生器的設計
 七人表決器設計實訓
 四人搶答器設計實訓
 正負脈寬調制信號發生器設計
 數字頻率計的設計
 多功能數字鐘的設計
 數字秒表的設計
 出租車計費器的設計
 數碼鎖的設計
 PS2鼠標編碼設計
 SPI串行AD/DA變換器的設計
 序列檢驗測量試驗器的設計
 1206液晶顯露實訓
 八位數值鎖存器的設計
 最高優先編碼器的設計
 解復用器的設計
 帶同步復位的狀態機的設計
 嵌入式邏輯解析儀的使用
 SPI串行口內核的完成
……

NIOSII32位處置整理器示例實訓

 最簡便NIOSII系統設計
 帶外部SRAM的NIOSII系統設計
 Nor Flash編程實訓
 PIO外部中斷按鍵開關實訓
 PIO寫入-開關信號的讀取實訓
 基于Timer IP核的定時器的設計
 矩陣鍵盤與數碼管顯露實訓
 高速AD和高速DA實訓
 UART串行口通迅實訓
 基于IIC的EEPROM讀寫實訓
 1-WIRE數字溫度（℃）（℃）計的設計
 點陣字符顯露實訓
 互聯網連接實訓
 直線DC電動機閉環調動速度實訓
 串行AD/DA變換實訓
 SDRAM讀寫實操實訓
 RTC就地就地實時時鐘實訓
 PS/2鍵盤顯露實訓
 PS/2鼠標控制實訓
 讀SD卡實訓
設備信息

設備名稱	FPGA實訓箱
型 號	ZR-SD21
核心芯片	EP4CE40F23C8N
作業電壓（V）（V）	～220v±10%，50Hz±1Hz
尺寸（mm）	410 x 280 x 80
重量（kg）（kg）(kg)	<4
系統版本	QuartusII 13.0 ,NiosII SBT for Eclipse 13.0，ModelSim 13.0
例程語言	提供Verilog，VHDL兩種版本例程供用戶使用
附件表單	1	串行口線 × 1	2	USB連接線 × 1
	3	互聯網連接線 × 1	4	電源連接線 × 1
	5	實訓指導書 × 3	6	研發DVD套件 × 1